Die Logic der XADIO 8 ist im FPGA (VHDL) und dadurch an spezielle Kundenwünsche anpassbar, z.B. an andere digitale input/output Belegungen.

PCI Slot
PCI Busmaster DMA
Interrupt wahlweise: (32 bit Register enabled Interruptauslösung)

• bei jedem Messwert im Register
• bei Erreichen eines Timerwertes
• bei Änderung eines Digitalwertes
• bei gefülltem Buffer im Hauptspeicher (Kopien aus Register)
• bei Nulldurchgang der Inkrementalgeber